ENGINEERINGNET.BE - En dat geldt zeker voor bedrijven die geen grote volumes bestellen bij de grote chipfabrikanten.
Hoe kunnen ASIC’s (application-specific integrated circuits) een verschil maken om sneller te schakelen en drempels te verlagen?
Jarenlang werden ASIC’s ontworpen rond relatief stabiele standaarden en duidelijk omschreven functies. Prestatieverbeteringen kwamen grotendeels voort uit het integreren van meer functionaliteit op een monolithische chip. Dat model staat onder druk. AI-workloads zijn zeer divers, rekenintensief en nauw gekoppeld aan softwaregedrag en systeemcontext, parameters die voortdurend veranderen.
Er bestaat niet langer één ‘beste’ architectuur. In plaats daarvan worden prestaties, stroomverbruik en kosten bepaald door hoe goed de chip is afgestemd op een specifieke combinatie van algoritmes, datastromen en implementatiebeperkingen. Het betekent dat zelfs binnen één enkele standaard de implementaties aanzienlijk van elkaar kunnen verschillen. Een ASIC voor videoverwerking die is geoptimaliseerd voor streaming van hoge kwaliteit over beperkte netwerken ziet er heel anders uit dan een ASIC die is afgestemd op een ultralaag stroomverbruik op mobiele of edge-apparaten. De onderliggende hardware moet deze keuzes expliciet weerspiegelen.
De auto-industrie, de lucht- en ruimtevaart, netwerken en AI: ze zorgen allemaal voor een toenemende vraag naar chips die nauw geïntegreerd zijn met het omringende systeem. Als reactie hierop worden ASIC's niet alleen toepassingsspecifiek, maar in toenemende mate ook systeemspecifiek.
Hyperspecialisatie wordt hyperinteressant
Dit nieuw niveau van complexiteit en specialisatie zou moeilijk, en misschien wel onmogelijk, te bereiken zijn met louter monolithische ontwerpen. Naarmate chips groter en complexer worden, worden (her)ontwerpcycli langer en zijn de kosten moeilijker te beheersen. Eén enkel defect kan een hele chip in gevaar brengen, en het bijwerken van één functie vereist vaak het herwerken van het hele ontwerp.
Om dit aan te pakken, kunnen ASIC’s, in plaats van alle functionaliteit op één chip te persen en bijgevolg de globale efficiëntie te beïnvloeden, worden opgesplitst in meerdere kleine chips, elk geoptimaliseerd voor een specifieke functie, en vervolgens geïntegreerd.
Geavanceerde verpakking of ‘packaging’ wordt stilaan een essentiële architecturale factor in ‘de economie’ van een chipontwerp. Technieken zoals wafer-to-wafer bonding, wafer-to-die bonding en 2,5D-integratie maken het mogelijk dat gespecialiseerde chipdesigns betere PPA-waardes (Power Performance Area), betere thermische prestaties, betrouwbaarheid of een kortere time-to-market bereiken, terwijl geoptimaliseerde eindtoepassingen mogelijk worden. In een hoog-competitieve markt maakt of kraakt dat een chipontwerp.
Drempels van formaat
In de praktijk hangt dat allemaal af van de toegang tot geavanceerde verpakkingstechnologieën bij zowel foundries als assemblagepartners. Deze technieken zijn niet overal beschikbaar, en hun compatibiliteit varieert per proces, leverancier en volume. Inzicht in welke combinaties technisch haalbaar en produceerbaar zijn, is vandaag net zo cruciaal als de chiparchitectuur zelf.
Verificatie, testen en validatie moeten nu meerdere dies omvatten, die vaak in verschillende procesnodes en technologieën zijn gebouwd. Hoewel individuele dies kunnen worden geoptimaliseerd voor efficiëntie, moet ook het geheel worden gemodelleerd en goedgekeurd. In veel gevallen wordt de totale kost vandaag gedomineerd door geavanceerde verpakking, testcomplexiteit en productiegereedheid.
Het belang van ontwerpbibliotheken
Cruciaal is de toegang tot gekwalificeerde ontwerpbibliotheken en interface-IP die in verschillende ontwerpen kan worden hergebruikt. Zonder dergelijke bibliotheken loopt elke nieuwe ASIC het risico een eenmalige oefening (en enorme kost) te worden.
Dit is met name duidelijk in domeinen zoals beeldvorming, waar opgesplitste architecturen in opkomst zijn om sensoren, analoge verwerking en digitale berekeningen van elkaar te scheiden. Hoewel stukken van deze systemen zich snel ontwikkelen, blijven grote delen van de IP (interfaces, besturingslogica, datapaden) stabiel. Het hergebruiken en opnieuw combineren van deze elementen over designs heen is wat modulaire architecturen op schaal haalbaar maakt.
Referentieontwerpen en testchips spelen een cruciale rol bij het valideren. Ze leveren het harde ‘siliciumbewijs’, sporen integratieproblemen op en stellen teams in staat om vroege ontwerpkeuzes tijdig te evalueren.
Afwegingen op het gebied van vermogen, prestaties en thermisch gedrag maken het plaatje nog complexer. Hoewel een opsplitsing betere optimalisatie mogelijk maakt door technologieën te combineren, moet het vermogen op systeemniveau holistisch worden beheerd. Om te bepalen of een workload het beste gediend is met een monolithische of opgesplitste aanpak, is zorgvuldig onderzoek nodig.
Opsplitsing werkt het beste wanneer het wordt behandeld als een discipline binnen het systeemontwerp, gebouwd op herbruikbare IP, beproefde bibliotheken en door silicium ondersteunde validatie, in plaats van als een volledig nieuwe start voor elk nieuw product.
Het veranderende ASIC-landschap
Veel bedrijven beschikken nog steeds over diepgaande expertise in hun kerndomeinen: algoritmes, systemen of IP. Er zijn echter minder bedrijven die in staat zijn om de volledige complexiteit van moderne ASIC-programma's te beheersen, met alle aspecten die daarbij komen kijken: geavanceerde nodes, multi-die-architecturen, verpakkingskeuzes, stroomoptimalisatie, verificatie en testen.
Als gevolg daarvan wordt ASIC-ontwikkeling steeds meer een samenwerkingsproject. In plaats van elke laag zelf te beheren, richten bedrijven zich steeds meer op het definiëren van systeemvereisten en gedifferentieerde IP, terwijl ze samenwerken met partners die ervaring meebrengen op het gebied van ontwerp, integratie en productie.
Dit is geen trendbreuk, maar een evolutie. Ontwerpbureaus en integrators spelen al lang een rol in de ASIC-ontwikkeling. Wat is veranderd, is de mate van complexiteit: van afzonderlijke chips naar heterogene systemen. Modulariteit, opgebouwde ervaring en coördinatie binnen het ecosysteem bepalen nu wie snel kan handelen, betrouwbaar kan opschalen en innovatie op de lange termijn kan volhouden.
Een brug tussen topklasse-onderzoek en marktrijpe oplossingen
Wat is er nodig om van een gedurfd idee een baanbrekende innovatie te maken? De juiste mix van creativiteit en geavanceerde technologie. Die ingrediënten komen niet altijd samen. Start-ups zitten doorgaans boordevol originele ideeën. Maar ze hebben moeite om toegang te krijgen tot de middelen die nodig zijn om die ideeën te realiseren, zoals chipontwerp en toegang tot de meest geavanceerde nodes in een chipfoundry.
Met IC-Link bouwt imec een brug tussen ideeën en de marktrijpe oplossingen. Voortbouwend op de expertise en het ecosysteem van imec, biedt het start-ups en KMO’s een veilige, uniforme toegangspoort tot een netwerk van foundry-partners zoals UMC, X-FAB, Silterra, Pragmatic en onsemi. Cruciaal is dat IC-Link ook lid is van de TSMC Value Chain Alliance (VCA), wat essentieel is voor de meest geavanceerde CMOS-nodes.
De volledig geïntegreerde aanpak bestrijkt de hele productlevenscyclus, van concept en ontwerp tot IP-integratie, prototyping, productie, verpakking, testen en supply-chainmanagement.
Door ASIC-, siliciumfotonica- en 3D-verpakkingscapaciteiten te integreren in uniforme technologiestacks, stelt IC-Link partners in staat om innovatie over verschillende domeinen heen op te schalen en op maat gemaakte oplossingen te leveren voor industriële, automobiel- en gezondheidstoepassingen.
GPU versus ASIC: het Zwitsers zakmes versus precisiegereedschap
De GPU leerden we kennen als de ultieme grafische versneller, populair in de gamingwereld of bij andere grafische toepassingen, waarvoor grootschalige parallelle verwerking vereist is. Later werd de GPU aangepast voor algemene rekenopdrachten en AI. Een GPU bestaat uit duizenden cores, gespecialiseerde tensoreenheden en geheugen met hoge bandbreedte (HBM).
Een van de belangrijkste knelpunten bij de AI-verwerking op basis van GPU’s is de ‘geheugenmuur’: het systeem vertraagt omdat de toegang tot het geheugen de verwerkingssnelheid niet kan bijhouden. Het verder verkleinen van de afstand tussen rekenkracht en geheugen – bijvoorbeeld door HBM in een 3D-configuratie bovenop de GPU te stapelen – zou dit kunnen verhelpen, hoewel dit heel wat nieuwe uitdagingen met zich brengt rond oververhitting.
Nu, een van de belangrijkste voordelen van een GPU is z’n veelzijdigheid. Hetzelfde platform kan zowel AI-training en -inferentie als grafische toepassingen ondersteunen. Zie het als het Zwitserse zakmes van de computerwereld.
ASIC’s daarentegen zijn als precisiegereedschap. Ze offeren bepaalde algemene functies op, waardoor meer aandacht kan worden besteed aan een vooraf bepaalde kerntaak, zoals matrix- en tensorrekenkunde – wat resulteert in hogere prestaties voor die specifieke computertaak.
