Imec développe un transistor qui autorise des puces de moins de 2 nanomètres

À l’aide d’une sorte de fourche, les chercheurs d’Imec ont réussi à réduire considérablement la distance entre des transistors, ce qui permet de rester sous la limite du nœud technologique de 2 nanomètres.

Mots clés: #chips, #imec, #transistor

Lire plus

research

ENGINEERINGNET.BE – Les puces sont chaque année plus puissantes. Cette technologie a fait des progrès au cours des dernières années. Nos ordinateurs et nos smartphones sont surtout plus rapides et plus économes en énergie ; de plus, dans les années à venir, les puces seront intégrées dans presque tous les appareils.

Les capteurs de santé intelligents pourront ainsi détecter plus rapidement des maladies grâce à la technologie de laboratoire sur puce. Les voitures autonomes auront de leur côté besoin de puces sophistiquées pour pouvoir réagir rapidement à un piéton qui traverse. En parallèle avec les évolutions ultra-rapides dans l’intelligence artificielle, le trafic de données en augmentation et l’introduction des réseaux 5G et 6G, la demande de puces de pointe va massivement croître.

Le nombre de transistors sur une puce double quasiment tous les deux ans, ce qui permet une puissance de calcul toujours plus grande sur une surface plus petite. Nous nous confrontons toutefois à des limites physiques à un certain moment, et cela devient véritablement une prouesse de réussir à développer encore de nouvelles architectures de transistor qui s’inscrivent dans cette diminution d’échelle.

Grâce à l’appareillage unique qui est présent dans la salle blanche 300 mm, imec peut tester et développer de nouvelles idées. Ses partenaires, comme TSMC, Samsung ou Intel, peuvent ensuite choisir d’intégrer ou non ces innovations dans leur prochaine génération de puces.

Dans la course au nanomètre qui actuellement est en cours, les producteurs de puces sophistiquées planifient d’énormes investissements pour franchir le pas, dans les années à venir, du nœud technologique de 5 nanomètres à 3 nanomètres, et ensuite à 2 nanomètres et moins. La nouvelle technologie ‘forksheet’ peut les aider à franchir ce dernier obstacle.

Aujourd’hui, nous retrouvons le FinFET dans les puces les plus sophistiquées pour des applications de calcul et de mémoire (les nœuds technologiques de 5 et 7 nanomètres). FinFET doit son nom au canal conducteur qui a la forme d’une ailette. Le port, qui règle les impulsions électriques, entoure le canal conducteur de trois côtés, avec en conséquence moins de courants de fuite (perte de courant). À partir de l’an prochain, le FinFET cèdera progressivement sa place au dit ‘gate-all-around nanosheet-transistor’, dont le port entourera tous les côtés du canal.

Le transistor à nanfeuille sera toutefois lui aussi confronté à des propres limites, mais le ‘forksheet’, un concept inventé il y a quelques années par imec, offre ici aussi une solution. Ce dernier emprunte son nom à sa fourche, qui autorise une distance beaucoup plus étroite entre les transistors, en comparaison avec le FinFET ou les nanofeuilles.

Imec est aujourd’hui le premier à avoir réussi à produire des ‘forksheets’ efficaces qui soient compatibles avec des processus de production de puces sur des plaquettes de 300 mm (disques de silicium).


(photo: imec)

Sur le photo: Image TEM de ‘forksheet’ et nanofeuille cointégrées.