ENGINEERINGNET.BE - La métrologie et l’inspection visent à vérifier, durant la fabrication des puces, la conformité des processus aux spécifications de conception.
La métrologie quantifie des caractéristiques comme la largeur des lignes, l’épaisseur des couches, le profil et l’alignement. L’inspection recherche les défauts sur de grandes surfaces de wafers. Ces deux disciplines soutiennent le contrôle en ligne : les résultats des mesures permettent d’ajuster les paramètres avant le traitement des lots suivants.
Les exigences liées à la fabrication de puces sont extrêmement élevées. Les systèmes de métrologie doivent donc fournir des mesures précises et reproductibles, tandis que les systèmes d’inspection doivent détecter les défauts les plus infimes de manière fiable. Parallèlement, un débit élevé, des coûts maîtrisés et un faible impact environnemental demeurent essentiels. À mesure que les structures de puces deviennent plus petites et plus complexes, une seule technique suffit rarement à répondre à toutes les exigences.
1986–2005: techniques optiques et premiers faisceaux d’électrons
Au cours de la période du ‘happy scaling’, les transistors ont été miniaturisés sans qu’il soit nécessaire de modifier en profondeur leur architecture de base. Les microscopes optiques et les ellipsomètres dominaient la métrologie. Ils mesuraient principalement la largeur des lignes, l’épaisseur des couches et l’overlay (l’erreur de positionnement entre des motifs successifs).
Lorsque les structures ont approché les limites de résolution des systèmes optiques, les techniques fondées sur des faisceaux d’électrons ont fait leur apparition. Le CD-SEM (Critical Dimension Scanning Electron Microscope) s’est imposé pour les dimensions critiques, le SEM de révision pour la classification des défauts et le SEM d’inspection pour la détection des défauts sur les wafers. Une automatisation accrue et un échantillonnage plus étendu ont permis d’utiliser les mesures à des fins de vérification mais aussi de régulation active des processus.
À la fin de cette période, la scattérométrie a fait son apparition. Cette méthode optique permet de déduire les dimensions et l’information de profil à partir de la manière dont la lumière est diffractée (scattered en anglais) par des structures périodiques. Non destructive et offrant un débit élevé, elle s’est rapidement imposée comme une référence dans la fabrication de puces avancées.
2005–2011: nouveaux matériaux et lithographie par immersion
À partir du milieu des années 2000, la miniaturisation ne suffisait plus à améliorer les performances. Les fabricants ont introduit une contrainte mécanique dans les canaux de silicium et remplacé la grille classique en oxyde de silicium/polysilicium par des matériaux présentant une constante diélectrique élevée et une grille métallique. Cette évolution a entraîné une demande en techniques capables de caractériser les dimensions mais aussi la composition des matériaux et la structure cristalline. La diffraction des rayons X et la spectroscopie photoélectronique par rayons X sont passées du laboratoire expérimental aux lignes de production.
La lithographie a aussi évolué. Les systèmes conventionnels à 193 nanomètres ont cédé la place à la lithographie par immersion, où l’eau entre la lentille et le wafer augmente l’ouverture numérique (NA) et donc la résolution. Cette avancée s’est accompagnée de nouveaux défauts de processus, notamment des microbulles d’air. Les sources de plasma à large bande ont offert la sensibilité requise pour les détecter sur des surfaces étendues.
2013-2018: Le FinFET: la mesure en trois dimensions
Avec l’introduction de FinFET, le canal de conduction a été redressé verticalement pour former une ailette enveloppée par la grille sur trois côtés. La métrologie devait alors mesurer des largeurs mais aussi des hauteurs, des angles de flanc et des profils complexes. La scattérométrie s’est avérée adaptée aux structures tridimensionnelles. Par ailleurs, la métrologie hybride a gagné du terrain : en combinant les données issues de l’OCD et du CD-SEM, elle permet d’extraire davantage de paramètres et d’atteindre une précision accrue.
Afin de prolonger la durée de vie de la lithographie à 193 nanomètres, un double/multiple patterning a été introduit. Un motif est réparti sur plusieurs masques et étapes de processus. L’erreur de superposition admissible est ainsi réduite. Cela a favorisé le développement de l’edge placement error, une mesure de l’écart entre les bords théoriques et les bords formés des structures. De nouveaux algorithmes devaient distinguer les différentes dimensions critiques au sein d’un même motif.
À partir de 2019: l’EUV et les effets stochastiques
La lithographie en ultraviolet extrême (EUV), utilisant une lumière d’une longueur d’onde de 13,5 nanomètres, a permis la production en masse de puces logiques avancées. Cependant, le nombre limité de photons entraîne des variations aléatoires ou stochastiques. Celles-ci se traduisent notamment par une augmentation de la rugosité des bords de ligne et l’apparition de défauts rares comme des ruptures de lignes, des ponts de matière ou des trous de contact déformés.
Les méthodes CD-SEM optimisées mesurent la rugosité du bord de ligne tout en isolant le bruit de l’instrument. La microscopie à force atomique complète ces mesures avec de l’information sur la surface supérieure. Pour l’inspection des défauts, un compromis fondamental s’impose: les techniques optiques balayent rapidement de grandes surfaces mais passent parfois à côté de défauts infimes ; les faisceaux d’électrons sont plus sensibles mais plus lents. Une combinaison des deux offre le meilleur des deux mondes.
L’avenir: xy-scaling et z-scaling
Le développement futur des puces suit deux axes. Avec le xy-scaling, les structures de la surface des wafers sont plus réduites et variées. L’EUV à haute NA doit fournir une résolution supérieure et réduire le nombre d’étapes de processus. La métrologie doit pouvoir caractériser des motifs courbes, détecter des défauts infimes sur de grandes surfaces et rester sensible aux variations de profils verticaux.
Avec la z-scaling, la complexité se déplace en hauteur. Les transistors gate-all-around, les CFET, la mémoire 3D, l’alimentation électrique par la face arrière et le collage hybride imposent un empilement des structures et des matériaux. Les instruments de mesure doivent pouvoir sonder des rapports d’aspect élevés, plusieurs couches, des interfaces enfouies, les bords et la face arrière des wafers. Voir ‘à travers’ les matériaux optiquement opaques demeure un défi.
Aucune méthode n’offre simultanément la résolution ultime, la sensibilité, l’information sur la profondeur et le débit. L’avenir réside donc dans des combinaisons de mesures intelligemment conçues.
Tirer davantage de valeur des données
L’innovation matérielle est de plus en plus guidée par des algorithmes. L’IA peut limiter le bruit des images de mesure, reconnaître rapidement des schémas et combiner des données de divers instruments pour obtenir un signal univoque. Dans ce contexte, un contrôle rigoureux demeure essentiel : une prédiction précise n’est utile que si l’on sait quelle variable de processus elle reflète, et dans quel domaine d’application le modèle est valable.
La métrologie virtuelle va plus loin. Elle associe les mesures physiques aux données de capteurs d’outils de production, telles que la température, la puissance et le débit de gaz. Un modèle prédit les résultats de mesure de wafers qui ne sont pas mesurés individuellement. Cela permet de réduire la charge de mesure et d’assurer un réajustement plus rapide du processus, à condition que les modèles soient régulièrement étalonnés et que les écarts soient détectés à temps.
La durabilité comme critère de conception
La métrologie ne représente qu’une fraction de l’impact environnemental de la fabrication des puces, mais elle influe sur l’ensemble du processus. Effectuer des contrôles aux étapes stratégiques évite que des plaquettes défectueuses ne subissent inutilement des opérations ultérieures gourmandes en énergie, en eau et en matériaux. Une métrologie plus durable exige des instruments plus économes en énergie mais aussi une stratégie de mesure judicieuse : collecter suffisamment de données pour garantir le rendement et la fiabilité, sans mesures superflues.
Métrologie: le moteur caché de l’innovation dans les puces
Quarante années de métrologie des puces ont mis en évidence une évolution manifeste : le passage de mesures optiques isolées à une large palette d’outils intégrés. Les techniques optiques n’ont pas disparu mais elles ont été perfectionnées et complétées par des faisceaux d’électrons, des méthodes à rayons X, la microscopie à force atomique et l’analyse de données. Cette diversité reflète la transition de structures planes et relativement simples vers des architectures tridimensionnelles complexes.
La prochaine génération de métrologie devra mesurer, de manière fiable, des caractéristiques toujours plus petites et des structures enfouies, sans compromettre la rapidité, les coûts ou la durabilité. Les progrès les plus significatifs résulteront probablement de la combinaison de principes de mesure, de données de capteurs et de modèles IA fondés sur la physique. La métrologie demeurera un outil de contrôle mais aussi un moteur essentiel de l’innovation pour les composants logiques avancés, les puces mémoire, la lithographie et l’intégration des puces.
Chez imec, on poursuit le développement de l’écosystème de métrologie afin de faciliter le suivi et la caractérisation des plateformes technologiques de pointe dédiées aux puces logiques, à la mémoire, à la lithographie et au conditionnement (packaging). Au cours des prochaines années, cet écosystème soutiendra principalement la ligne de production NanoIC financée par l’UE et hébergée à l’imec. Il jouera un rôle crucial dans la concrétisation des ambitions de l’Europe, qui vise à implanter la fabrication de puces les plus avancées (nœud inférieur à 2 nm) sur son territoire.
Sur la photo en haut: la métrologie en action : une image qui pourrait changer dans l’avenir, avec la modélisation IA fondée sur la physique.
